多チャンネルデータ収集装置SDR無線信号処理装置
FPGAを搭載したハーフラック又はピザボックスサイズのSDR向け無線信号処理装置です。A/D・D/A・FPGAを内蔵しており、1000Base-TでホストPCからの制御が可能です。オプションでCPU ボードを組み込むことができますので、ユニット単体でシステムを完結させることも可能です。FPGA開発は MATLAB/Simulink によるモデルベースデザイン(MBDK)をサポートしており、特に無線通信(MIMO)の研究や研究室での計測用途に最適です。
また、FPGAの受託開発も行っておりますのでお気軽にご用命ください。⇒ FPGA設計受託開発サービス

型番 | A/D | D/A | FPGA | ||||
---|---|---|---|---|---|---|---|
サンプリング | 分解能 | ch数 | サンプリング | 分解能 | ch数 | ||
PicoDigitizer 125
![]() |
125MHz | 14bit | 32ch | - | - | - | 1x Virtex-6 |
PicoDigitizer 125-64
![]() |
125MHz | 14bit | 64ch | - | - | - | 1x Virtex-6 |
PicoDigitizer 250
![]() |
250MHz | 14bit | 4ch | 1GHz | 16bit | 4ch | 2x Virtex-6 |
PicoLTE
![]() |
RFIC* | 12bit | 2ch | RFIC* | 12bit | 2ch | 1x Virtex-6 |
PicoLTE IoT
![]() |
RFIC* | 12bit | 2ch | RFIC* | 12bit | 2ch | 1x Virtex-6 |
PicoSDR 4x4
![]() |
RFIC* | 12bit | 4ch | RFIC* | 12bit | 4ch | 1x Virtex-6 |
PicoSDR 8x8
![]() |
RFIC* | 12bit | 8ch | RFIC* | 12bit | 8ch | 1x Virtex-6 |
TitanMIMO-6
![]() |
RFIC* | 12bit | 8ch | RFIC* | 12bit | 8ch | 2x Virtex-6 |